

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平4-357873

(43)公開日 平成4年(1992)12月10日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 27/148				
H 0 4 N 5/335	Z	8838-5C	H 0 1 L 27/14	B
		8223-4M		

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号 特願平3-159601

(22)出願日 平成3年(1991)6月4日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 米本 和也

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74)代理人 弁理士 船橋 国則

(54)【発明の名称】 固体撮像装置

(57)【要約】

【目的】 ドライブ側及び負荷側のMOSトランジスタの各I-V特性の最適化を可能とし、ソースフォロワアップの小信号時のAC利得を最大化することにより、感度の向上を図る。

【構成】 フローティングディフュージョン型電荷検出増幅器を出力部として具備するCCD固体撮像装置において、ドライブ側MOSトランジスタ8部分のPウェル19と負荷側MOSトランジスタ9部分のPウェル20を独立に、かつ基板11の表面に対してPウェル19を深く、Pウェル20を浅く形成し、しかも電位的にニュートラル化する。



本発明の一実施例の断面構造図

## 【特許請求の範囲】

【請求項1】 第1導電型の基板の表面側に形成されたドライブ側MOSトランジスタ及び負荷側MOSトランジスタからなるフローティングディフュージョン型電荷検出増幅器を出力部として具備する固体撮像装置であって、前記ドライブ側MOSトランジスタを含む活性領域と前記基板の裏面側とを絶縁分離する第2導電型の第1ウェルと、前記負荷側MOSトランジスタを含む活性領域と前記基板の裏面側とを絶縁分離する第2導電型の第2ウェルとを有し、前記基板の表面に対して前記第1のウェルが深く、前記第2ウェルが浅く形成されかつ電位的にニュートラル化されたことを特徴とする固体撮像装置。

【請求項2】 前記第1のウェルが電位的に空乏化されたことを特徴とする請求項1記載の固体撮像装置。

【請求項3】 前記第1のウェルが電位的にニュートラル化されたことを特徴とする請求項1記載の固体撮像装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は固体撮像装置に関し、出力部としてフローティングディフュージョン(Floating Diffusion)型電荷検出増幅器を具備する固体撮像装置に関する。

## 【0002】

【技術的背景】固体撮像装置の一例として、例えばインターライン転送方式のCCD固体撮像装置の概略構成を図7に示す。同図において、水平及び垂直方向にて画素単位で2次元的に配列されて入射光量に応じた信号電荷を蓄積する複数のフォトセンサ1と、これらフォトセンサ1の垂直列毎に配されかつ垂直ブランキング期間の一部にて読出しゲート部2を介して瞬時に読み出された信号電荷を垂直方向に転送する垂直シフトレジスタ3とによって撮像部4が構成されている。この撮像部4において、フォトセンサ部1は例えばフォトダイオードからなり、垂直シフトレジスタ3はCCD(Charge Coupled Device)によって構成される。

【0003】垂直シフトレジスタ3に移された信号電荷は、水平ブランキング期間の一部にて1走査線に相当する部分ずつ順に水平シフトレジスタ5へ転送される。1走査線分の信号電荷は、CCDによって構成された水平シフトレジスタ5により、テレビジョン信号の水平走査期間に合わせて順次フローティングディフュージョン(FD)6に転送される。フローティングディフュージョン6には信号電荷検出用ソースフォロワンプ7が接続されており、このソースフォロワンプ7は転送されてきた信号電荷を検出して電気信号に変換する。ソースフォロワンプ7は例えば2段構成となっており、ドライブ側MOSトランジスタ8及び負荷側MOSトランジスタ9からなっている。

## 【0004】

【従来の技術】図8に、従来の信号電荷検出用ソースフォロワンプ7の断面構造を示す。同図において、ソースフォロワンプ7を構成するドライブ側MOSトランジスタ8及び負荷側MOSトランジスタ9は、CCD固体撮像装置の基板となる例えばN型基板11上にPウェル(P型領域)12を介して形成されている。Pウェル12はドライブ側MOSトランジスタ8及び負荷側MOSトランジスタ9を含む活性領域と基板11の裏面側とを絶縁分離するためのものである。

## 【0005】

【発明が解決しようとする課題】しかしながら、上記従来の信号電荷検出用ソースフォロワンプ7では、活性領域と基板11の裏面側を絶縁分離するPウェル12をドライブ側MOSトランジスタ8と負荷側MOSトランジスタ9で区別することなく同一の構造で形成していたので、ドライブ側及び負荷側のMOSトランジスタ8、9の各I-V特性がほぼ同一の特性となることから、それぞれ最適なI-V特性を得ることができなかった。このため、負荷側MOSトランジスタ9のI-V特性を犠牲にし、短チャネル効果(ドレインコンダクタンスが大)が残っている状態でソースフォロワンプ7を形成していた。

【0006】その結果、以下に述べるような問題が生じていた。まず、信号電荷検出用ソースフォロワンプ7の小信号時のAC利得Gの算出式を次式に示す。

## 【数1】

$$G = g_m / (g_m + g_s + g_b + g_{s1}) \quad \cdots \cdots \textcircled{1}$$

ここに、 $g_m$ 、 $g_s$ 及び $g_b$ はドライブ側MOSトランジスタ8の相互コンダクタンス、ドレインコンダクタンス及びバックゲート相互コンダクタンスであり、 $g_{s1}$ は負荷側MOSトランジスタ9のドレインコンダクタンスである。

【0007】上記算出式①において、先述したように負荷側MOSトランジスタ9のI-V特性を犠牲にしていることで、このI-V特性を最適化できず、図9(A)に示すように、理想的な特性(B)に比して負荷側MOSトランジスタ9のドレインコンダクタンス $g_{s1}$ が大きい故、利得Gが低下してしまうという問題があった。また、ドライブ側MOSトランジスタ8においても、負荷側MOSトランジスタ9の動作をある程度保つためには、Pウェル12を基板表面より十分深く形成することができず、ドライブ側MOSトランジスタ8のバックゲート相互コンダクタンス $g_b$ が大きくなるため、これも利得Gの低下の一因となっていた。

【0008】本発明は、上述した点に鑑みて為されたものであり、ドライブ側及び負荷側のMOSトランジスタの各I-V特性の最適化を可能とし、ソースフォロワンプの小信号時のAC利得を最大化することにより、感度の向上を可能とした固体撮像装置を提供することを目

的とする。

【0009】

【課題を解決するための手段】本発明による固体撮像装置は、第1導電型の基板の表面側に形成されたドライブ側MOSトランジスタ及び負荷側MOSトランジスタからなるフローティングディフュージョン型電荷検出増幅器を出力部として具備する固体撮像装置であって、ドライブ側MOSトランジスタを含む活性領域と基板裏面側とを絶縁分離する第2導電型の第1ウェルと、負荷側MOSトランジスタを含む活性領域と基板裏面側とを絶縁分離する第2導電型の第2ウェルとを有し、基板表面に対して第1のウェルを深く、第2ウェルを浅く形成しかつ電位的にニュートラル化した構成となっている。

【0010】

【作用】本発明による固体撮像装置において、負荷側MOSトランジスタ部分の第2ウェルのニュートラル領域が基板表面に対して浅く形成されたことで、負荷側MOSトランジスタのドレイン／ソース領域からのチャネル変調を受けにくくなり、短チャネル効果が抑制される。これにより、負荷側MOSトランジスタのドレインコンダクタンス $g_{d1}$ が小さくなる。また、ドライブ側MOSトランジスタ部分の第1ウェルが基板表面に対して深く形成されかつ電位的に空乏化されたことで、MOSトランジスタのバックゲートが基板深部にまで延びた空乏層端によって形成されるため、MOSトランジスタのチャネル部分への影響が極めて小さくなる。これにより、ドライブ側MOSトランジスタのバックゲート相互コンダクタンス $g_b$ が小さくなる。

【0011】

【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。図1は、本発明に係る信号電荷検出用ソースフォロワアンプの一実施例の構造を示す断面図である。図において、CCD固体撮像装置の基板となる例えばN型基板11の表面側には、N<sup>+</sup>型ドレイン領域13、N<sup>+</sup>型ソース領域14及びチャネル領域の上方に配されたゲート電極15によってドライブ側MOSトランジスタ8が形成され、またドライブ側MOSトランジスタ8に隣接して、N<sup>+</sup>型ドレイン領域16、N<sup>+</sup>型ソース領域17及びチャネル領域の上方に配されたゲート電極18によって負荷側MOSトランジスタ9が形成されている。

【0012】各MOSトランジスタ8、9とN型基板11の間には、活性領域と基板裏面側とを絶縁分離するためのPウェル（P型領域）が配されることになるが、このPウェルはドライブ側MOSトランジスタ8部分と負荷側MOSトランジスタ9部分で独立に形成される。すなわち、ドライブ側MOSトランジスタ8のPウェル19は基板表面に対して深く形成され、しかも電位的に空乏化される一方、負荷側MOSトランジスタ9のPウェル20は基板表面に対して浅く形成され、しかも電位的

にニュートラル（接地電位）化された状態でソースフォロワアンプ7を構成している。

【0013】ここで、本発明に係るI-V特性と従来例のそれを対比する。なお、MOSトランジスタのI-V特性は、図2に示すI-V特性測定用接続回路によって測定される。まず、ドライブ側MOSトランジスタ8と負荷側MOSトランジスタ9が同一構造のPウェル12を有している従来型ソースフォロワアンプ（図8）においては、図3～図5の各（A）に示すような特性が得られ、先の算出式①におけるドライブ側MOSトランジスタ8のバックゲート相互コンダクタンス $g_b$ 及び負荷側MOSトランジスタ9のドレインコンダクタンス $g_{d1}$ が大きいと、ソースフォロワアンプ7のAC利得Gが低いことがわかる。

【0014】一方、負荷側MOSトランジスタ9のPウェル20が基板表面に対して浅く形成されかつ電位的にニュートラル状態にあり、又ドライブ側MOSトランジスタ8のPウェル19が基板表面に対して深く形成され、しかも電位的に空乏化状態にある本例によるソースフォロワアンプ7においては、図3～図5の各（B）に示すような特性が得られ、ドライブ側MOSトランジスタ8のバックゲート相互コンダクタンス $g_b$ 及び負荷側MOSトランジスタ9のドレインコンダクタンス $g_{d1}$ が小さく、先の算出式①からソースフォロワアンプのAC利得Gが高いことがわかる。なお、図3はドライブ側MOSトランジスタ8の $I_d-V_d$ 特性を、図4はドライブ側MOSトランジスタ8の $I_d-V_g$ 特性を、図5は負荷側MOSトランジスタ9の $I_d-V_d$ 特性をそれぞれ示している。

【0015】ところで、本例によるソースフォロワアンプ7において、ドライブ側MOSトランジスタ8のバックゲート相互コンダクタンス $g_b$ が小さくなるのは、図8の従来例ではドライブ側MOSトランジスタ8のバックゲートが比較的基板表面に対して浅いPウェル12のニュートラル領域で形成されているのに対し、本例ではドライブ側MOSトランジスタ8のバックゲートが基板深部にまで延びた空乏層端21によって形成されているため、MOSトランジスタ8のチャネル部分への影響が極めて小さくなるためである。

【0016】また、本発明に係るソースフォロワアンプにおいて、負荷側MOSトランジスタ9のドレインコンダクタンス $g_{d1}$ が小さくなるのは、図8の負荷側MOSトランジスタ9部分のPウェル12のニュートラル領域に対し、図1の負荷側MOSトランジスタ9部分のPウェル20のニュートラル領域が極めて浅く形成されているため、ドレイン領域16／ソース領域17からのチャネル変調を受けにくくなり、短チャネル効果が抑制されるためである。

【0017】図6は、本発明に係る信号電荷検出用ソースフォロワアンプの他の実施例の構造を示す断面図であ

り、図中図1と同等部分には同一符号を付して示してある。本実施例では、ドライブ側MOSトランジスタ8に用いた深いPウェル19において、負荷側MOSトランジスタ9の浅いPウェル20と同様に、ニュートラル領域を形成した構成となっており、それ以外の基本的な構成は図1のそれと全く同じである。

【0018】このように、ドライブ側MOSトランジスタ8部分のこのニュートラル領域を基板表面に対して十分に深い位置に形成することにより、先の算出式①中のドライブ側MOSトランジスタ8のバックゲート相互コンダクタンス $g_b$ を十分に小さくすることができるため、図1の実施例の場合と同様に、ソースフォロワアンプ7のAC利得Gを向上できることになる。

【0019】また、この構造によれば、ドライブ側でも負荷側でもPウェル19、20がニュートラル領域を有していることから、半導体プロセスの変動に対して動作のバラツキが少なくなるという利点がある。さらには、基板排外型電子シャッター時に、基板電圧の変化に対するソースフォロワアンプ7の動作点の変動が無くなるため、信号処理回路への悪影響を回避できるという利点も挙げられる。

【0020】

【発明の効果】以上説明したように、本発明によれば、ドライブ側MOSトランジスタ部分のPウェルを基板表面に対して深く形成するとともに、負荷側MOSトランジスタ部分のPウェルを基板表面に対して浅く形成しかつ電位的にニュートラル化したことにより、基板ニュートラル領域からのドライブ側MOSトランジスタのチャネル部分への影響が極めて小さくなり、MOSトランジスタのバックゲート相互コンダクタンス $g_b$ が小さくなる一方、負荷側MOSトランジスタのドレイン/ソース領域からのチャネル変調を受けにくくなって短チャネル効果が抑制され、MOSトランジスタのドレインコンダクタンス $g_{ds}$ が小さくなるため、ドライブ側及び負荷側のMOSトランジスタの各I-V特性の最適化が可能となり、ソースフォロワアンプの小信号時のAC利得を最大化でき、感度向上が図れる効果がある。

【図面の簡単な説明】

【図1】本発明に係る信号電荷検出用ソースフォロワアンプの一実施例の構造を示す断面図である。

【図2】MOSトランジスタのI-V特性測定のための接続回路図である。

【図3】ドライブ側MOSトランジスタの $I_d - V_d$ 特性を示す特性図であり、(A)は従来例による特性、(B)は本発明による特性をそれぞれ示している。

【図4】ドライブ側MOSトランジスタの $I_d - V_g$ 特性を示す特性図であり、(A)は従来例による特性、(B)は本発明による特性をそれぞれ示している。

【図5】負荷側MOSトランジスタの $I_d - V_d$ 特性を示す特性図であり、(A)は従来例による特性、(B)は本発明による特性をそれぞれ示している。

【図6】本発明に係る信号電荷検出用ソースフォロワアンプの他の実施例の構造を示す断面図である。

【図7】インターライン転送方式のCCD固体撮像装置の概略構成図である。


【図8】信号電荷検出用ソースフォロワアンプの従来構造を示す断面図である。

【図9】負荷側MOSトランジスタのI-V特性を示す特性図であり、(A)は従来例による特性、(B)は理想的な特性をそれぞれ示している。

【符号の説明】


- 1 フォトセンサ
- 3 垂直シフトレジスタ
- 4 撮像部
- 5 水平シフトレジスタ
- 6 フローティングディフュージョン (FD)
- 7 ソースフォロワアンプ
- 8 ドライブ側MOSトランジスタ
- 9 負荷側MOSトランジスタ
- 11 N型基板
- 12, 19, 20 Pウェル
- 13, 16 N<sup>+</sup> ドレイン領域
- 14, 17 N<sup>+</sup> ソース領域
- 15, 18 ゲート電極

【図2】




MOSトランジスタのI-V特性測定用接続図

【図3】




ドライブ側MOSトランジスタの $I_d - V_d$ 特性

【図1】




本発明の一実施例の断面構造図


【図4】



【図5】




【図6】




本発明の他の実施例の断面構造図

【図7】




インターライン転送方式のCCD固体撮像装置

【図8】



従来例の断面構造図

【図9】



負荷側MOSトランジスタのI-V特性